PAT-NO:

JP359072745A

DOCUMENT-IDENTIFIER:

JP-59072745 A

TITLE:

SEMICONDUCTOR DEVICE

PUBN-DATE:

April 24, 1984

INVENTOR - INFORMATION:

NAME

TSUJII, HIRAAKI

KONUMA, TAKESHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MATSUSHITA ELECTRIC IND CO LTD

N/A

APPL-NO:

JP57183967

APPL-DATE:

October 19, 1982

INT-CL (IPC): H01L021/88, H01L021/314

US-CL-CURRENT: 29/827, 257/637 , 257/642

ABSTRACT:

PURPOSE: To form a highly reliable interlayer insulating film having a small

diffusing coefficient against movable ions, by forming a first insulating layer

comprising an oxide or nitride on a first layer, forming a second insulating

layer comprising macromolecular resin thereon, forming a third insulating layer

comprising an oxide or nitride thereon, thereby reducing the wiring capacity

between the layers.

CONSTITUTION: A <u>first</u> layer wiring 2 is formed on a GaAs <u>substrate</u> 1, wherein a specified <u>semiconductor</u> element is formed in advance. Si<SB>3</SB>N<SB>4</SB> as a first insulating layer 3 is formed by a plasma CVD

method at a temperature of 300° C. As the insulating film 3, an oxide film

can be used. **Polyimide** PIQ is rotatably applied on the film 3 as a **second**

insulating film 4 comprising a macromolecular resin. The film is heated and

hardened at 330° C. Furthermore, an \underline{SiO} <SB>2</SB> film is formed by a plasma

CVD method as a third insulating film 5. Then, a second wiring 6 is formed by

evaporating Ti/Pt/Au, and thereafter performing lift off.

COPYRIGHT: (C) 1984, JPO&Japio

(19) 日本国特許庁 (JP)

⑪特許出願公開

⑫公開特許公報(A)

昭59-72745

⑤Int. Cl.³H 01 L 21/88 21/314 識別記号

庁内整理番号 6810-5F 7739-5F **3公開 昭和59年(1984)4月24日**

発明の数 1 審査請求 未請求

(全 4 頁)

60半導体装置

2)特

願 昭57-183967

②出 願 昭57(1982)10月19日

⑩発 明 者 辻井平明

門真市大字門真1006番地松下電

器産業株式会社内

加発 明 者 小沼毅

門真市大字門真1006番地松下電

器産業株式会社内

⑪出 願 人 松下電器産業株式会社

門真市大字門真1006番地

個代 理 人 弁理士 中尾敏男

外1名

明 細 雪

1 、発明の名称 半導体装置

2、特許請求の範囲

(1) 半導体基板上に、酸化物または窒化物から成る第1の絶縁膜と、その上に高分子の樹脂から成る第2の絶縁膜と、その上に酸化物または窒化物から成る第3の絶縁膜とが存在することを特徴とする半導体装置。

(2) 第1の絶縁膜と第2の絶縁膜とが交互に密着して積み重なって形成されたことを特徴とする特許請求の範囲第1項に記載の半導体装置。

3、発明の詳細な説明

産業上の利用分野

本発明は、多層の配線を行うために、層間絶縁 膜を用いている半導体装置に関する。

従来例の構成とその問題点

半導体装置における多層配線の層間絶縁膜の材料としては、 SiO_2 または Al_2O_3 に代表される酸化物、 Si_3N_4 に代表される窒化物、高分子の

樹脂等がある。これらの膜を第1層目の配線と第 2層目の配線の間にはさむことにより、相互の配 線の絶縁を行っている。

このような層間絶縁膜として要求されていることは、絶縁耐圧が大きいこと、使用する半導体装置の寿命より長期にわたり安定であること、 可動イオンに対する拡散係数が小さいこと、半導体装置の高速動作に妨げとならない程度に配線間の寄生容量が小さいことである。

しかしながら、酸化物、窒化物による絶縁膜は 通常CVD法により形成されており、これら膜の 熱膨張係数と基板のそれとの間に差があり、これ が絶縁膜にクラックを生じさせる原因となるため 膜厚を厚くすることが出来ない。従って配線間の 寄生容登が大きくなる。また高分子の樹脂を用い て層間絶縁膜を形成した場合、膜厚は前述の検 でしたが出来るが、組成の安定性が不十分であり、 さらに No+イオン等の可動イオンに対する遮蔽能 力も十分でなかった。

2 ~~;

発明の目的

本発明は、このような欠点を改善したものであ り、その目的は、膜厚を厚くして層間の配線容量 を小さくし、かつ可動イオンに対する拡散係数が 小さく、高信頼性の層間絶縁膜を形成することで ある。

発明の構成

所定の半導体装置が形成されている半導体基板において、第1層目の配線が施され、その上に、酸化物または選化物から成る第1の絶縁膜を形成し、その上に密着して高分子の樹脂から成る第2 の絶縁膜を形成する。さらにその上に密着して酸化物または窒化物から成る第3 の絶縁膜を形成する。この後施される。この場合、酸化物または窒化物からなる第1 の絶縁膜とは、高分子の樹脂から成る絶縁膜の上と下にそれぞれ施されるが、この2層の絶縁腹は同じ材料である必要はない。

実施例の説明

本発明を図面に示す実施例を用いて詳細に説明

5 ~- <u>:</u> ·

膜 8 と、高分子の樹脂から成る第2の絶縁膜4、 第4の絶縁膜7とが交互に密着して形成されている。この場合も、酸化物または窒化物から成る第1の絶縁膜3と、第3の絶縁膜6と、第6の絶縁 膜8とは、それぞれ同じ材料である必要はなく、 高分子の樹脂から成る第2の絶縁膜4と、第4の 絶縁膜7とも同じである必要はない。

する。第1図において、あらかじめ所定の半導体素子が形成されている GaAs 基板1上に、第1層目の配線2が AuGe/Au を O. 6:クロンの厚さに蒸着後リフトオフすることにより形成されている。第1の絶縁膜3として Si₃N₄ をブラズマ CVD 法を用いて300℃の生成温度で O. 4:クロン形成する。 なおこの絶縁膜3としては酸化膜でもよい。その上に高分子の樹脂から成る第2の絶縁膜4としてボリイミド系のPIQ(polyimide isoindro quinazolinedione)を回転塗布し、330℃で加熱硬化させる。この膜4の厚さは、2.2ミクロンである。

さらに第3の絶縁膜5としてプラズマCVD法によるSiO2膜をO.4ミクロン形成した後、第2層目の配線6をTi/Pt/Auを蒸着後リフトオフすることにより形成する。

第2図は、本発明の第2の実施例である。半導体基板1上において、第1層の配線2および第2層目の配線6の間に、酸化物または窒化物からなる第1の絶縁膜3、第3の絶縁縁5、第5の絶縁

6 --------

このような被層型の絶縁膜構造を用いることにより、本実施例の場合のように、 GaAs 悲仮1と接する面には、熱処理による GaAs 悲板からのAs の拡散を防ぐことに適する Si₃N₄ 膜3を用いることができ、かつ高分子の樹脂PIQ膜4を形成することによりクラックを生じさせることがなく膜厚を厚くすることが出来る。さらにその上面に半導体装置に悪影響を及す Na⁺ イオンに対する拡散係数の小さい Si₃N₄ 膜5を形成することにより半導体装置全体の信頼性を高く出来る。

第3図に GaAs 基板上の絶縁膜全体の厚さと、発生するクラック数を示す。 1 の曲線はプラズマ C V D による Si₃N₄ 膜のクラック数、 2 の曲線は本発明による絶縁膜のクラック数を示す。 2 れによると本発明の構造にすることにより、クラック数は同じで膜厚を厚くすることが出来ることがわかる。先に示した実施例の場合、絶縁膜の厚さは、合計3ミクロンであるので、仮に3ミクロンを比誘電率7.0の Si₃N₄膜から成る絶縁膜で形成したとすると、比誘電率3.8のPIQ膜を2.2

ミクロン用いた本発明の絶縁膜と単位面積当りの 静電容量は、本発明による絶縁膜の方が約36% 小さい。

また高分子の樹脂から成る絶縁膜は、可動イオンに対して障壁を持つ絶縁膜によりはさまれているため、高分子の樹脂中の不純が他の膚あるいは 半導体装置への影響を軽減出来る。

さらに本発明の構造を用いることにより、第1 層目の配線や、半導体基板上の凹凸と段差は、高 分子の樹脂の回転塗布により平坦化される。その 結果第2層目以後の信頼性が向上し、また第2層 目以後の上に形成する構造の数細加工が可能であ る。また、層間の開口部は、エッチングガスを変 えることにより、同一工程で形成することが出来 しかも、上方にある絶縁膜をエッチングのマスク として利用する自己整合構造となり、開口部の加 工精度も高く出来る。

第1図に示された構成において、第4の絶縁膜 7と第6の絶縁膜8を加えることにより、第2図 に示された構成になる。これにより、第1図に示

9 4- :

分子の樹脂から成る第4の絶縁膜、8……酸化物 または鼠化物から成る第5の絶縁膜。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名

した構成の絶縁膜より、よりいっそう Na⁺ イオンに対する遮蔽効果が大きくなり、絶縁耐圧も大きくなる。

ての発明の工業的な実施に当っては、通常の絶 縁膜製造工程、およびフォトレジストの回転塗布 とほぼ同じ工程によって可能である。

発明の効果


本発明によれば、層間の容晶が小さく、可動イ オンの拡散も生じにくくかつ信頼性の高い絶縁膜 構造を得ることができる。

4、図面の簡単な説明

第1図は本発明における第1の実施例の半導体 装置の断面図、第2図は本発明の第2の実施例の 半導体装置の断面図、第3図は絶縁膜の膜厚と発 生するクラック数との関係を示す説明図である。

1 …… 半導体装置を含む半導体基板、2 …… 第 1 届目の配線、3 …… 酸化物または電化物から成 る第1 の絶縁膜、4 …… 高分子の樹脂から成る第 2 の絶縁膜、5 …… 酸化物または電化物から成る 第3 の絶縁膜、6 …… 第2 層目の配線、7 …… 高

第 1 図



第 2 図

